Modulo CMOD S7 FPGA Spartan-7

Esaurito

Digilent Cmod S7 è una piccola scheda basata sull’FPGA Xilinx Spartan-7 con fattore di forma DIP a 48 pin (pin totali presenti 36 pin)

SKU: 7300-CMODS7 Categoria: Tag:

Digilent Cmod S7 è una piccola scheda basata sull’FPGA Xilinx Spartan-7 con fattore di forma DIP a 48 pin (pin totali presenti 36 pin). Dispone di 32 I/O (digitali) FPGA, 2 ingressi analogici 0-3,3V single-ended su XADC, 2 Pulsanti, 5 LED (4 normali e 1 RGB), rendendo il Cmod S7 ideale per l’uso con breadboard senza saldatura. Grazie alle sue dimensioni compatte può essere inserito in un socket standard e utilizzato in sistemi embedded. La scheda include anche una ROM di programmazione, una sorgente di clock, un circuito di programmazione e trasferimento dati USB, alimentatori, LED e pulsanti. Cmod S7 è pienamente compatibile con le versioni Vivado ® Design Suite 2018.1 e successive. È supportato dall’opzione di installazione gratuita WebPACK™, che non richiede una licenza, pertanto i progetti possono essere implementati senza costi aggiuntivi. Questa installazione gratuita include la possibilità di creare progetti di processori soft-core MicroBlaze™. Risorse di progettazione, progetti di esempio ed esercitazioni sono disponibili per il download nel Centro risorse di Cmod S7.

N.B. Cmod S7 può essere utilizzato con Vivado 2017.4, ma le installazioni WebPACK di questa versione di Vivado potrebbero non contenere i file del dispositivo specifico FPGA Spartan-7 utilizzato su Cmod S7. Per ulteriori informazioni e per una soluzione vedere cliccare su questo link Xilinx Answer Record .

Callout Description Callout Description
1 48-pin DIP form factor header 7 UART status LED
2 FPGA programming DONE LED 8 Shared USB JTAG/UART port
3 Pmod connector 9 Power good LED
4 User push buttons 10 Spartan-7 FPGA
5 User LEDs 11 SPI Flash
6 User tri-color LED
Specifiche tecniche
  • Xilinx Spartan-7 FPGA (XC7S25-1CSGA225C):
    • 3,650 slices containing four 6-input LUTs and 8 flip-flops
    • 1,620 Kbits of fast block RAM
    • Three clock management tile, each with a phase-locked loop and mixed-mode clock manager
    • 80 DSP slices
    • Velocità di clock interne superiori a 450 MHz
    • Convertitore da analogico a digitale (XADC)
    • Programmabile attraverso JTAG e Quad-SPI Flash
  • Memoria: 4 MB Quad-SPI Flash
  • Alimentazione: tramite porta USB o alimentatore esterno da 5 V collegato al pin DIP 24 (cavo micro USB NON incluso)
  • USB:
    • Circuito di programmazione USB-JTAG
    • USB-UART bridge
  • Pulsanti e LED:
    • 2 Pulsanti
    • 4 LED
    • 1 LED RGB
  • Connettori di Espansione:
    • 1 connettore Pmod
      • 8 I/O FPGA
    • Fattore di forma DIP 48 pin
      • 36 pin
      • 32 I/O FPGA
      • 2 ingressi analogici 0-3,3V single-ended su XADC
Documentazione e link utili

 

Menu